神奈川県内のデジタル回路設計・開発/株式公開企業・公開準備中企業の転職・求人情報一覧

・コンシューマ向け製品にキーパーツとして搭載される半導体のデジタル回路設計。
小規模FPGAから大規模ASICまで様々な機能を実現するためのシステム検討から回路設計/検証、実機評価まで。

• 給与

  月給　400000円　～　650000円　（※想定年収　4800000円　～　7800000円）
  上記額にはみなし残業代（月25時間分、67,125円分~109,070円分）を含みます。※超過分は全額支給します。

• 場所

  神奈川県神奈川県川崎市幸区堀川町（最寄駅：JR川崎駅　徒歩3分、京急川崎駅　徒歩3分）
  ※許認可番号：厚生労働大臣許可（派）１３−３０４５８１
  テクノヒューマンパワー株式会社の契約社員として直接採用の特定労働派遣の募集案件です。

• 応募資格

  高校卒業以上 / 経験者のみ募集
  ＜必須＞
  　・VerilogによるRTL設計/検証の経験
  　・ASIC EDAツール（Cadense社、Synopsys社など）
  　　またはFPGA EDAツール（Xilinx社、Intel社など）を使用した経験　
  ＜あればよい＞
  　 ・VHDLによるRTL設計/検証の経験
  　 ・SystemVerilog（SVA、UVMなど）を使ったRTL検証の経験
  　 ...

DDR4/DDR5 PHYのロジック部の新規設計を行います。
VerilogHDL or SystemVerilogを使用して設計します。

• 給与

  月給　400000円　～　500000円　（※想定年収　4800000円　～　6000000円）
  上記額にはみなし残業代（月25時間分、67,114円分~83,893円分）を含みます。※超過分は全額支給します。

• 場所

  神奈川県川崎市
  ※許認可番号：厚生労働大臣許可（派）１３−３０４５８１
  テクノヒューマンパワー株式会社の契約社員として直接採用の特定労働派遣の募集案件です。

• 応募資格

  高校卒業以上 / 経験者のみ募集
  【必須スキル】
  ・LSI RTL設計の実務経験が、２年以上ある方。
  （VerilogHDL or SystemVerilog設計経験者）
  ・スクラッチでのRTL設計経験が豊富にある方。
  （要求仕様を理解し、実装仕様の検討～RTLコーディングまでを自立してできること）
  ・コミュニケーションが良好で自立して作業ができる方。
  
  【歓迎スキル】
  ・DFI（1.0～5...

CPUバスシステム論理設計および論理検証案件。

• 給与

  月給　400000円　～　500000円　（※想定年収　4800000円　～　6000000円）
  上記額にはみなし残業代（月20時間分、54,054円分~67,568円分）を含みます。※超過分は全額支給します。

• 場所

  神奈川県川崎市
  ※許認可番号：厚生労働大臣許可（派）１３−３０４５８１
  テクノヒューマンパワー株式会社の契約社員として直接採用の特定労働派遣の募集案件です。

• 応募資格

  高校卒業以上 / 経験者のみ募集
  【必須スキル】
  ・LSIの論理検証経験。
  ・VCS/JasperGoldの使用経験。
  ・Verilog-HDLの使用経験。
  ・CPUバスシステムの知識(AMBA含む)。
  
  【歓迎スキル】
  ・SystemVerilogの使用経験。
  ・UVMによる検証環境の構築経験。
  ・論理合成の経験(Synopsys)。
  ・LINTの実行経験(Spyglass)。