神奈川県内の横浜市港北区のアナログ回路設計・開発/人材派遣・人材紹介業界で土日祝日休みの転職・求人情報一覧

【職務概要】
本社または大手メーカーの開発プロジェクト先にて、LSI設計(FPGA、ASIC)を担当していただきます。

【プロジェクト例】
◆デジタル一眼レフカメラのC-MOSセンサー
◆LSIチップ(暗号処理用、携帯電話用、複写機用など)
◆医療機器(内視鏡システム)　などに携わっていただきます。

●クライアントについて
国内の名だたる半導体・電機メーカーから直接ご依頼いただいています...

• 給与

  4,000,000円 〜 6,500,000円

• 場所

  神奈川県 横浜市港北区
  JR横浜線「新横浜」駅徒歩7分

• 応募資格

  【必須】
  ・回路設計実務経験
  
  【尚可】
  ・LSI設計の経験
  
  【働きやすい環境】
  自社内での受託開発が中心ということもあり、比較的ゆとりを持ってスケジュールを組める環境です。また、裁量労働制のため出勤退勤の調整がしやすいですし、その上で土日休み・残業月30時間未満と、ワークライフバランスも整っています。実際に、子育てに奮闘する「イクメン社員」も活躍しています！

【職務概要】
半導体設計エンジニアを担当していただきます。

【職務詳細】
VHDL、Verilog-HDL、System Verilog、SystemCによる、
ロジック回路設計を主にお任せします。
ハイレベルな設計を手がけていただくことが多くなります。

また、SystemCに関する技術提供、新たな設計環境構築、設計を
効率化するための手法を開発する設計・検証コンサルティングに
携わって...

• 給与

  4,500,000円 〜 6,500,000円

• 場所

  【関東】神奈川県 横浜市港北区
  JR・地下鉄各線「新横浜」駅徒歩7分

• 応募資格

  【必須】
  ・VHDL、Verilog-HDLによるロジック回路設計の経験
  
  【尚可】
  ・SystemCへの興味
  
  《毎月1回は勉強会を実施》
  技術ノウハウの共有を目的として、全員で勉強会を行なっています。
  現在は、SystemCの設計手法に関する勉強会が主流です。
  講師役となるのはメンバー全員。順番を決め、当番制で行なっています。
  
  《社外セミナーへの参加を奨励》
  他社が主催する技術トレーニ...