仕事詳細
【職務概要】
CIS製品の高機能化に伴い各種アナログIPにはより高精度/低電力/低コストなどの差異化が求められており、大きくは下記のいずれかお任せします。
【職務詳細】
・GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IPアナログ回路設計
・PLL/DLL等の位相/遅延フィードバック制御IPアナログ回路設計
・ LDO/チャージポンプ/バイアス回路などの電源IPアナログ回路設計
■想定ポジション
それぞれの開発チームは3名程度の正社員、および作業工数に応じた協力会社で構成され、そのリーダーの役割となります。比較的短期間に製品適用を求められるIP開発・導入となるため多数関係者へのコミュニケーション能力も発揮できるポジションとなります。
■描けるキャリアパス
例えば様々な分野に応用されている機械学習機能の進化にCiM(Computing in Memory)といったメモリIPベースのIPが注目されています。将来の製品に欠かせないキラーIPの第一人者として活躍することもできます。また、スタンダードセルやメモリといったIP開発者、製品化で必要なESD設計者とともに知の共有ができIPライブラリ全体のリーダーとして活躍する事もできます。さらに優秀な人材には希望に即したJOBローテーションで幅広く活躍してもらう準備があります。
職種
アナログ回路設計・開発、研究・設計・開発系その他
勤務地(住所)
神奈川県厚木市岡田4-16-1
小田急線「本厚木」駅より徒歩18分(車で6分)
給与・年収
9,000,000円 〜 11,000,000円
待遇・福利厚生
年収:950万~1200万
■月給制:月額791000円
■給与:■経験、スキル、年齢を考慮の上、同社規定により優遇
■賞与:年2回(6・12月)
■昇給:年1回
■雇用形態:正社員
■試用期間補足:3ヶ月
■待遇■
通勤手当(会社規定に基づき支給)、超過勤務手当、社会保険完備、従業員持株会、独身寮、同社商品購入補助クーポン、カフェテリアプラン、社内募集、社内フリーエージェント制度、社内キャリア登録制度、公募留学制度、フレキシブル休職
■勤務時間:フレックスタイム制 標準労働時間7時間45分(コアタイム9時30分~15時30分)
■休憩:45分
■喫煙情報:屋内原則禁煙(喫煙室あり)
休日・休暇
完全週休2日制(土・日・祝)、年末年始、夏季休暇、フレックスホリデー10日、年次有給休暇(最大24日)、積立休暇制度、ボランティア・育児・介護等を目的とする休暇、休職・短時間勤務制度、海外赴任配偶者帯同休職制度(5年間)、私費修学休職制度(2年間)